存档

文章标签 ‘电源完整性’

电源滤波的方法简介

2009年9月5日 没有评论

1.输入侧电源的滤波

对于单板的电源输入侧,出于上电特性及热插拔的需要,需要加П型滤波电路, 基本的电路形式为图1 所示。 image
其中,C1 为输入侧的输入电容,L 为输入电感,C2 为П型滤波电路的输出侧 电容;C1 的主要目的是为了限制上电瞬间的电压上升率,并滤除输入侧电路由电源引入的纹波,因此,C1一般是由直流电容及交流电容组成的并联电容组,其中直流电容的主要作用是去除电容中的纹波,而交流电容的主要作用是为了去耦.从参数及器件选择上,输入侧一般选取钽电容,去耦电容的值为0.01uf ~1uf 之间,针式或贴片均可,但从生产工艺的角度,则以选取贴片为佳,推荐的参数为直流电容10uf,交流电容0.1uf。 电感的作用为抑制电流变化率,电感越大,抑制效果越好,但同时电感太大时的上电特性不好,上电及下电时,电感两端会产生反电势,这样会对后面的负载产生影响,故参数不宜过大,因而推荐的参数为10uH.输出侧的电容不仅要完成去耦及滤纹波的作用,而且还须维持滤波后电平不受电感反电势的影响,兼顾考虑板内负载大小及板内其他去耦电容的数量,推荐参 数为直流电容10uf,交流电0.01~1uf。

IC 的电源去耦

经过П型滤波电路的瞬态电压特性会有较大改善,但由于负载及非线形器件 的影响,使得电源纹波不可能完全被消除,且分布特性对于电源的特性影响较大,因此,在器件两端应加去耦电容,以改善板内IC 侧的电源特性.器件选择同1 所述,推荐的参数为直流电容10uf,交流电容推荐0.01~1uf。

电源完整性与地弹噪声的高速PCB仿真

2009年8月26日 没有评论

使用基于电磁场分析的设计软件来选择退耦电容的大小及其放置位置可将电源平面与地平面的开关噪声减至最小。
随着信号的沿变化速度越来越快,今天的高速数字电路板设计者所遇到的问题在几年前看来是不可想象的。对于小于1纳秒的信号沿变化,PCB板上电源层与地层间的电压在电路板的各处都不尽相同,从而影响到IC芯片的供电,导致芯片的逻辑错误。为了保证高速器件的正确动作,设计者应该消除这种电压的波动,保持低阻抗的电源分配路径。
为此,你需要在电路板上增加退耦电容来将高速信号在电源层和地层上产生的噪声降至最低。你必须知道要用多少个电容,每一个电容的容值应该是多大,并且它们放在电路板上什么位置最为合适。一方面你可能需要很多电容,而另一方面电路板上的空间是有限而宝贵的,这些细节上的考虑可能决定设计的成败。
反复试验的设计方法既耗时又昂贵,结果往往导致过约束的设计从而增加不必要的制造成本。使用软件工具来仿真、优化电路板设计和电路板资源的使用情况,对于要反复测试各种电路板配置方案的设计来说是一种更为实际的方法。本文以一个xDSM(密集副载波多路复用)电路板的设计为例说明此过程,该设计用于光纤/宽带无线网络。软件仿真工具使用Ansoft的SIwave,SIwave基于混合全波有限元技术,可以直接从layout工具Cadence Allegro, Mentor Graphics BoardStation, Synopsys Encore和 Zuken CR-5000 Board Designer导入电路板设计。图1是SIwave中该设计的PCB版图。由于PCB的结构是平面的,SIwave可以有效的进行全面的分析,其分析输出包括电路板的谐振、阻抗、选定网络的S参数和电路的等效Spice模型。

 image
图1, SIwave中xDSM电路板的PCB版图,左边是两个高速总线,右边是三个Xilinx的FPGA。

xDSM电路板的尺寸,也就是电源层和地层的尺寸是11×7.2 英寸(28×18.3 厘米)。电源层和地层都是1.4mil厚的铜箔,中间被23.98mil厚的衬底隔开。
为了理解对电路板的设计,首先考虑xDSM电路板的裸板(未安装器件)特性。根据电路板上高速信号的上升时间,你需要了解电路板在频域直到2GHz范围内的特性。图2所示为一个正弦信号激励电路板谐振于0.54GHz时的电压分布情况。同样,电路板也会谐振于0.81GHz和0.97GHz以及更高的频率。为了更好地理解,你也可以在这些频率的谐振模式下仿真电源层与地层间电压的分布情况。
图2所示在0.54GHz的谐振模式下,电路板的中心处电源层和地层的电压差变化为零。对于一些更高频率的谐振模式,情况也是如此。但并非在所有的谐振模式下都是如此,例如在1.07GHz、1.64GHz和1.96 GHz的高阶谐振模式下,电路板中心处的电压差变化是不为零的。

 image
图2, 正弦信号激励电路板谐振于0.54GHz时的电压分布情况。

找到零压差变化点有助于我们将需要在短时间内产生大量电流变化的器件放置于此。例如,如果要将一块Xinlix的FPGA芯片放在电路板上,该芯片会在0.2纳秒内产生2A的输入电流变化。如此短时间内的大电流变化将带来电路板的电源完整性问题,会使电路板产生各种模式的谐振,导致电源层和地层电压的不均匀。然而,电路板中心处在某些谐振模式下具有零压差变化的特性,因此将FPGA芯片放置于此可以避免电路板产生这些低频的谐振模式。FPGA芯片不能激发这些低频谐振模式,是由于从电路板的中心处将无法耦合至这些谐振模式。
图3中的紫色曲线显示的是当位于电路板中心处的芯片从电源平面吸入电流时引起的谐振。事实上,峰值出现在高阶的谐振频率1.07GHz、1.64GHz和1.96GHz上,而不是低阶的谐振频率0.54GHz、0.81GHz和0.97GHz上,这正如我们所料。

 image
图3, 紫色曲线显示的是当位于电路板中心处的芯片从电源平面吸入电流时引起的谐振;绿色曲线表示当将芯片放置偏移中心位置时的响应。

尽管器件的布局与放置的位置有助于减小电源完整性的问题,但它们并不能解决所有的问题。首先,你不能将所有的关键器件放在电路板的中心。通常情况下,器件放置的灵活性是有限的。其次,在任何给定的位置总有一些谐振模式会被激发。例如,图3中绿色曲线表示当你将芯片放置在沿某一坐标轴偏移中心位置时,0.54GHz的谐振模式将被激发。成功的设计电路板的PDS(电源分配系统)的关键在于在合适的位置增加退耦电容,以保证电源的完整性和在足够宽的频率范围内保证地弹噪声足够小。

退耦电容
设想FPGA在0.2纳秒的上升沿 吸入2A的电流,此时电源电压会暂时降低(压降),而地平面电压会暂时被拉高(地弹)。其变化幅度取决于电路板的阻抗和芯片偏置管脚处的用于提供电流的退耦电容(图4a)。
由于电流的瞬变值为2A,电压的瞬变值由V=Z×I决定,Z是从芯片端视出的阻抗,因此,为了避免电压的尖峰波动,在从直流到信号带宽的频率范围内,Z值必须低于某一门限值。(图4b)

 image
图4,其变化幅度取决于电路板的阻抗和芯片偏置管脚处的用于提供电流的退耦电容;为了避免电压的尖峰波动,在从直流到信号带宽的频率范围内,Z值必须低于某一门限值。图中虚线部分即为PDS阻抗应该满足的目标区域。

在该设计中,为了保持电源完整性,电源—地的电压波动必须保持在标准值3.3V的5%以内。因此噪声不能大于0.05×3.3V=165 mV。可以据此按照欧姆定律计算出PDS的最大阻抗165mV/2A=82.5mΩ,图4中虚线部分即为PDS阻抗应该满足的目标区域。
对于最低频率,通常是1kHz或者更低的频率——电源满足阻抗特性的要求,电源和地层的结构通常不会破坏阻抗特性,因为它们呈现低电阻与电感特性。而当频率高于1kHz时,电流通路的互感大

无觅相关文章插件,快速提升流量