存档

文章标签 ‘传输线’

蛇形线走线注意要点

2010年12月27日 没有评论

real_serpentine 在设计PCB的时候,往往会遇见为了保证传输延迟一致,使用蛇形走线的方式来控制延时。蛇形线的拐角要为45度或者圆角,以避免反射。蛇形线中平行的部分会有耦合电容电感产生,影响信号的传播。为了避免蛇形线自身的串扰,间距(图中S)要足够大,一般要求间距要大于3H到4H,H指信号线到参考平面之间的高度。蛇形线区域的长度(图中L)也应尽量减小。嵌入式微带线或者带状线由于和参考平面耦合的更紧密,所以蛇形线的影响会比微带线小。另外时钟不要走蛇形线。

example

我做的传输线阻抗求解器

2010年8月29日 4 条评论

花了周末2天的时间写了一个计算传输线阻抗的小工具ImpedCalc。界面基本仿照Polar软件写的,但是所有的代码和图片都是自己写的。基本界面如下,基本功能很简单,输入尺寸之后就可以计算出阻抗值。目前就做了表层微带线,对称带状线,非对称带状线和差分微带线。

软件的计算是基于公式计算,而不是2维场求解,所以只能在一定范围内相对精确。我做了精确度评估,基本上还是很准确的。

表层微带线

下面是在H=4.5,T=1.2,Er=4.2时改变W时,ImpedCalc计算的阻抗和Polar软件的比较结果。表层单端传输线的精确度还是比较准确的。

对称带状线

下面分别计算在H=8和H=12时的区别。T=1.2,Er=4.2。

 

结果基本上还是准确的,后面还会做更多的测评。

现在这个软件做成了开源的放在了sourceforge上了,主页如下。可以在点击download下载编译好的程序。有安装版本,双击安装;也有绿色版本,解压即可运行。同时提供源代码。

http://impedcalc.sourceforge.net

源代码可以用subversion查看,地址:

svn co https://impedcalc.svn.sourceforge.net/svnroot/impedcalc impedcalc

二维场求解器仿真传输线的趋肤效应

2010年8月24日 3 条评论

记得当年做开关电源的时候,印象比较深的2个概念就是变压器的“铜损”和“铁损”,开关电源一般都是靠电感或者变压器进行储能和电压转换。“铜损”就是铜线线圈的损耗,为了避免铜损,很多变压器用铜皮而不是铜线来绕制,究其原因还是“趋肤效应”使然;“铁损”即变压器自身铁心的损耗。如今不做开关电源了,“趋肤效应”仍然挥之不去,传输线上的损耗仍然和趋肤效应及其相关。FR4材质的损耗包括了2个方面,根据传输线RLCG等效电路,R和G为0时,传输线为无损传输线。其中的R即为铜质传输线自身的电阻,而G为FR4材料不能完全为绝缘体,存在等效电阻,造成损耗。

关于趋肤效应的理论很多信号完整性的入门书籍都会提到,但是如何直观的观测呢?仪器是无法去测量的,仿真无疑是个很好的途径。下面用Ansoft的maxwell 2D来仿真一下。先建立传输线的几何物理结构。如下如所示的50欧姆传输线。

仿真的解决方案采用Eddy Current,即正弦的涡流长。采用的是正弦的电流源作为激励。

solution_type

下面是50MHz时候的电流分布。如果可见,传输线的电流主要分布在侧面和地面,这是因为微带线的缘故。回流平面的电流分布也呈现出了一些规律,基本集中的在传输线平行的区域,有电流分布区域的宽度大约为传输线4倍。这也就是说传输线的参考平面起码宽度为线宽的4倍以上,仿真的时候也应注意。

50mhzcurrent

下面是从DC扫描到100MHz,步长为10MHz的电流变化。图片较大,需要点击查看大图。

curr

避免传输线串扰的8个设计原则

2010年8月22日 没有评论

 crosstalk

1.在走线约束允许的情况下,应该使每根线之间的间距S尽量的大

评论:这个很容易理解,线之间的间距大,其分布电容电感之间的影响就小,电磁场耦合也会变小

2.在满足阻抗要求的情况下,应改是传输线和参考平面间的距离越小越好(减小H)。这样做会让传输线和参考平面更紧密的耦合,减少临近线的干扰

评论:设计中要尽量减小H,但也不是无限制的,还受到制造工艺的限制。

3.对于关键信号(例如时钟信号)用用差分走线,如果系统设计允许的话

评论:差分信号的共模抑制好,能有效的抑制临近线的干扰。但是很多时候系统设计就是单端模式。

4.如果不同层的信号存在严重的干扰(如M4和M4之间),那么走线时要让这2层走线方向垂直

评论:这是通常的基本原则。相互垂直的线,电场和磁场也分别是相互垂直的,可以减少相互间的串扰。

5.如果可能的话,信号走带状线或者嵌入式微带线,以减少传播速度变化的影响。

评论:带状线的传播速度是不受串扰影响的,而微带线会受串扰影响。传输线传播速度变化会引起时序问题,所以尽量走嵌入是微带线。

6.减少线之间平行距离的长度。走线应该使平行长度尽量短,使网络间耦合的部分尽量小。

评论:还是在几何空间上减少干扰

7.合理分布板子上元件,使走线的拥挤程度最低。

评论:还是在几何空间上减少干扰

8.使用慢的上升/下降沿。但是这样做需要很谨慎,因为这样做可能会带来其他负面影响。

评论:减小上升/下降沿,其实就是减小了系统最高频率。系统的最高频率取决于上升/下降沿,而不是系统信号的频率。有时候是不能减小边沿速率的。

 

本文来自《高速数字系统设计-互连理论和设计实践手册》的读后感

推荐免费的spice仿真器LTspice

2010年8月16日 6 条评论

用过的spice有很多种,最早用的是Pspice,那个时候已经被orcad收购了,集成在一起。现在orcad也被cadance收购了,但是Pspice到不如以前用起来方便了。业界公认最精确的工具是Hspice,但是缺点是没有图形化的原理图编辑工具,总不至于所有的电路都自己手工编写网表吧。他们都是商业软件,也就是说要收钱的。开源的Spice也有,比如ngspice。ngspice是免费的开源的spice仿真器,源代码完全公开,是研究spice算法的好东西,但是问题是同样没有原理图编辑界面,要自己写网表,文档也不算很完备。另外一个问题是,开源的软件,并不能像商业软件一样保证精确度,没有像商业软件那样有很完备的测试。

我心目中比较好的spice仿真器要满足:

  • 有原理图编辑界面
  • 有查看输出波形的工具
  • 能方便的输出网表文件
  • 精确度要足够的高

最终发现了LTspice这个比较好的spice仿真器,LTspice是Linear公司的免费spice仿真器。商业公司的,精确度有所保证;有原理图编辑界面,也可以导出网表,而且这一切都是免费的。LTspice的下载地址如下:

http://www.linear.com/designtools/software/

下面做一个RC充电电路的例子,原理图如下:

rcschematic

导出的网表文件如下:

* C:\Program Files\LTC\LTspiceIV\Draft2.asc
C1 Vout 0 1n
R1 Vout Vin 100
V1 Vin 0 PWL(0 0 1n 1) Rser=0
.tran 0 500n 0 10p
.backanno
.end

仿真出的结果如下图,一个典型的RC充电电路。

rcwave

同样,LTspice也是可仿真传输线的,下面仿真一个无损传输线反射的例子:

tlineschematic

输出的网表如下:

* C:\Program Files\LTC\LTspiceIV\Draft3.asc
T1 Vin 0 Vout 0 Td=250p Z0=50
R1 Vin N001 25
V1 N001 0 PWL(0 0 10p 1)
R2 Vout 0 75
.tran 0 1n 0 1p
.backanno
.end

波形如下,分别显示了加入一个10ps上升沿阶跃波时候源端和终端在反射的情况:

tlinewave

当然ADS和Hspice也可以做同样的事情。这里是我做的Hpsice传输线仿真的视频教程:http://www.signal-integrity.org/post/hspice-tline-sim.html

总结:

TLspice是一款免费,小巧,功能强大的商业免费spice仿真器,有兴趣可以试一试。

无觅相关文章插件,快速提升流量