存档

‘电源完整性’ 分类的存档

用示波器测量电源噪声的方法(2)

2010年8月10日 1 条评论

方法1:使用频域分析

FFT分析能更深入的分析信号,如图5和6所示。在广阔的“白”噪声的基础上明显多了2个峰值,49.5MHz和500MHz。

Fig5_FFT_of_power_supply_noise
图5.电源噪声的FFT

Fig6_FFT_with_markers
图6.带有标记的FFT

FFT能快速深入的分析噪声的来源。例如,系统中有33KHz的开关电源和500MHz的时钟,你可以在33KHz和500MHz的地方看到毛刺。毛刺的幅度能让你粗略的了解一下各个噪声源的贡献有多大。

另外可以通过对FFT取平均提高毛刺的能见度。平均的方法会很大程度的消除真随机噪声,能在噪声中甄别出微小的信号。

方法2:使用触发来观察和测量信号

如果能够以除随机噪声源之外的信号作为触发并使用平均,那么所有和此信号不相关的噪声元素都会被减小或者消除。图7和图8展示了这种方法。在图7中,示波器使用500MHz正弦波作为触发,并平均64次。紫色的通道是500MHz的触发源,在示波器上用另一个通道测量。黄色的通道是电源噪声,把所有和500MHz信号不相关的噪声元素通过平均消除。

Fig7_triggered_sine_wave
图7.示波器触发正弦波,并使用平均

图8是用49.5MHz方波作为触发源。图中只能看到和49.5MHz相关的噪声。

Fig8_trigger_square_wave
图8.示波器触发方波,并使用平均

方法3:使用示波器偏置来提高动态范围

在本例中,电源是1.5V直流电压,噪声是mV级别的。你可以在把偏置电压调节到1.5V时使用100mV/格或者更高的范围。并且使用更敏感的范围来减少示波器自身的噪声从而精确的测量。

制作一个特别的探头

很多电源都可以驱动50欧姆负载。1.5V电压驱动50欧姆负载只需要3mA电流。这就可以直接使用50欧姆同轴电缆连接到电源,示波器使用50欧姆输入来代替10:1的探头,从而可以更灵敏。也可以使用同轴隔直电容。1:1的探头很容易制作,如图9所示,在线末端把外面的金属壳剥掉,并焊接一个地线,也可以使用带弹簧的地。

Fig9_50ohm_probe
图9. 1:1 50欧姆探头

最终的测试配置

本配置会最终实现下面的目标:

  • 低噪声和大偏置范围
  • 最好的信噪比
  • 真差分测量
  • DC响应(无AC耦合)

使用前述的1:1探头连接到安捷伦N5380A双SMA探头前置头,再连接到1186A探头放大器,最后连接到示波器。

总结

要了解示波器和探头自身到底有多少噪声。尽量选择低噪底的示波器来使测量更精确。尽量使用差分探头。

使用探头的偏置来增加动态范围。

对要测量的信号做触发,通过平均来消除不相关的噪声。

示波器使用FFT需要考虑的问题

大多数实时数字示波器都带有FFT功能。示波器在每次触发的时候都会进行有限的采样,这取决于内存大小和采样速率。FFT并不能识别信号的频率低于示波器采样窗口的情况。FFT能分析的最低频率是1/[1/(采样速率)x(采样内存深度)]。在使用FFT观测信号,请先确保内存有足够的采样深度来获得足够的样本。例如,如果,开关电源的工作频率是33KHz,示波器需要采用1/(33KHz)或者30uS的信号变化。对于采样率为20GSa/s的示波器,内存中需要存储600000个点。

FFT通常是对屏幕显示的点做运算,所以在测量低频的时候要设置时间基准来时所用的内存都显示在屏幕上。

RMS还是P-P?

本文通篇都用的是均方根(RMS)。对于一个高斯分布的信号,不会定义峰峰值(p-p),也无法重复测量,这个时候用均方根定义能很好的运用。对一个高斯概率密度函数来说,均方根等同于标准差,所以统计表都会用均方根值而不是峰值来表示高斯噪声信号。如果你加入2个高斯噪声,标准差不是直接把各种的标准差相加而是把各自平方之后相加再开根号。

确定性的噪声元素,可以用均方根或者峰值来确定的表示。

测量噪声的挑战是如果计算出通过线性叠加的确定性噪声和通过正交叠加的随机抖动。本文就讲述了如何分离随机噪声和确定性噪声。

用示波器测量电源噪声的方法(1)

2010年8月9日 3 条评论

引言

如今的电子设计越来越趋向与切换速度加快,封装上会有更多的引脚,信号幅度更小。因此设计人员在从手机到服务器等新的数字电路设计中会更注意电源噪声。实时示波器通常用来测量电源噪声。本文将讲述分析电源噪声的技术,评估电源噪声测试的工具。

面临的问题

由于切换速度和信号转换速率增加,设备上需要切换的引脚数目越来越多,电源中引入了更多的切换噪声。同时,电路也变得越来越受电源噪声影响。减少单位间隔意味着减少时间裕量。减小信号幅度会转为减少噪声裕量。对所有工程上会遇到的问题,理解问题并精确的测量数据才能解决问题。

对“噪声”的理解

在理想的情况下,电源是不会有噪声的,那么电源噪声是怎么产生的呢?

除了由于热过程不可避免引起的高斯噪声(通常这不是噪声的主要部分)之外,所有的电源噪声都会有一到两个源。开关电源会造成不希望的噪声,这些噪声通常会在开关切换频率的谐波或者和切换频率一致。当门电路和输出引脚驱动开关时,会要从电源上得到电流。这是大多数数字电路中的噪声源。这些切换虽然会随机的发生,但是会趋向于和系统时钟一致。当我们把这些看出是叠加在电源上的“信号”而不是“噪声”的时候,分析就会变得简单有效。

测量的挑战

由于电源噪声带宽很大,设计师更倾向于用示波器来测量电源噪声。我们会在后面讲述示波器对噪声原因分析的独特作用。

实时高带宽数字示波器和高带宽探头自身也有噪声,这个必须要考虑。如果你要测量的电源噪声和示波器以及探头的噪底是在一个数量级上的话,你的测量的精确度就会有问题了。本文就要讨论关于示波器噪底的更多信息。

另外一个问题是动态范围。电源是直流电压,上面的交流噪声占直流电平的比例很小。有些示波器很探头就会遇到问题,要设置好偏置,要很好的探测才能得到更好的观测噪声,才能是示波器自身的噪底很小。下面就讲一讲示波器自身的噪声。

示波器自身的噪声

scope_probe_noise
图1. 噪声源

如图1所示。示波器探头系统中有2个主要的噪声源。示波器的输入放大器和缓冲电路会造成噪声,探头放大器自身设计也会带来噪声。

所有的示波器都有衰减器来调整垂直方向缩放系数。在衰减器之后噪声会出现。所以当衰减器的比例是其他任何不为1:1的比例时(也就是示波器最敏感的硬件范围),噪声在输入接头处会相应的被放大。例如,如果一个示波器在没有衰减器的时候,最小的敏感范围是5mV/格。假定示波器在调成5mV/格时噪底均方根是500uV。把最小敏感范围调节成50mV/格时,示波器在输入出串联了一个10:1的衰减器,噪声在输入出就会变成均方根为5mV(500uV乘以10).

因此,应该使用示波器最小的敏感范围来避免“放大”示波器自身的噪声。

示波器探头的噪声是在示波器衰减器的前面,所以无论衰减系数是多少,噪声的贡献都是一样的。

在大多数情况下,把示波器调节成最敏感范围时,探头的噪声会比示波器的噪声大很多。你可能会问:为什么还要用探头?大多数电源驱动示波器50欧姆是没有问题的,那么为什么还要使用探头引入的不必要噪声呢?问题的原因是和动态范围有关。下面举例说。测量1.5V直流电源噪声时,需要把偏置设成1.5V来把信号放在屏幕的中央同样也是放在示波器A/D转换器测量范围的中间。在1.5V偏置的情况下示波器最小敏感范围是100mV/格。在100mV/格时,示波器自身的噪声均方根大约是3mV。在100mV/格时,你要测量的噪声只占A/D转换器量程比例的一小部分,你必须要再测量是满足分辨率的要求。如果使用差分有源探头,你可以在把偏置设成1.5V直流电压时,用10mV/格来测量。

如果示波器支持AC耦合,动态范围的问题也可以用AC耦合来解决。如果你的示波器有50欧姆输入,使用50欧姆同轴电缆和1:1的探头(如后面所示),你可以使用一个串行的隔直电容。选择一个能观测到最小有用频率的隔直电容。使用AC耦合的唯一缺点是你无法观测电源电压的缓慢变化。

测量实例

此实验中为了模拟电源中可控的噪声源,我们用如图2所示的噪声源。方波模拟从驱动管脚和其他瞬态负责引起的切换噪声。正弦波模拟开关电源噪声。我们同时也加入了随机噪声来使测量相关噪声变得更困难。

power_noise_setup 图2.实验设置

首先我们测量系统自身的噪声,包括示波器和探头。图3显示了在没有探头时的噪声。测量噪声的数量级是均方根800uV。如果我们要测量的噪声的数量级是均方根2.4mV或者更小,测量的结果就有问题了,这取决于噪声自身的特性。正交的高斯分布的噪声如果是均方根2.4mV,测量的结果就是2.4mV平方加800uV的平方,然后开根号,结果是2.53mV,误差率大约是5%。

scope_probe_self_noise
图3. 示波器和探头噪声

从另一方面说,如果噪声是有边界的相关联的,我们可以在更小的幅度上精确的测量。

图4显示的“噪声”包括了3种噪声源:正弦波,方波,随机噪声,在这个图中没有有用的分析信息。

Power_supply_with_noise

我们到底需要多少旁路电容器?

2010年3月17日 2 条评论

转载自:http://www.pcbdesign007china.com/articles/%E6%88%91%E4%BB%AC%E5%88%B0%E5%BA%95%E9%9C%80%E8%A6%81%E5%A4%9A%E5%B0%91%E6%97%81%E8%B7%AF%E7%94%B5%E5%AE%B9%E5%99%A8%EF%BC%9F.html

在此介绍性文章中,我会分享我个人对于电路板设计人员之间通常讨论的一个问题的看法:我们需要多少旁路电容?正如我们通常与我的Eric Bogatin说到的:“这要看具体情况了。”不过至少在一般而言,从历史的角度来看现有的设计限制,我们应该能总结出相对具体的答案。

比如图1的电脑板。

istv11.JPG

1.一块使用二极管和晶体管的上世纪6070年代的电脑板

这是一个旧的布满二极管和晶体管电脑板,执行一个简单的DTL门功能(二极管晶体逻辑)。它大约是生产于20世纪60年代或70年代初。在我们配电设计课程中,我利用这块电脑板提出了一个问题:你能数出这个板上有多少旁路电容么?

答案很惊人是零。为那为什么今天我们会在电路板上到处找寻位置来放置许多旁路电容,从而来降低我们电子产品的噪音呢?

现在不论是一个新的笔记本电脑或大型电脑板,我们都可以再上面找到几百甚至几千的电容。为了理解在短短数十年来发生的这一显着变化的原因,我们必须研究旁路电容的作用和旁路电容是容如何工作的。

无论是模拟或数字,所有的电子电路,最终都会生成(与/或)程序交互电信号。其运作过程中,他们取自电源的供应电流不断变化,需要根据实际运作情况来确定所需供应电流的大小。有时电路需要的电流较少,有时却很多,这中不同需求的变化,也不断改变着电源轨中的电流。这些不断变化的电流流过电线以及印刷电路板上的电源和电子器件间的布线与层面,产生出电压变化:

gons.JPG

∆V 是电压变化, L代表在供应路径中的电感;dI/dt随时间发生改变的电流变化率。

小的电压波动会被电子器件所接受,但每个电路为了保证正常工作都会有一个最高和最低限额。我们必须设法限制电源电压的变化,否则它会因为所需电流的变化而产生变化。我们必须在电路和电源路径上的串联电感之间放置蓄存器。电容是一个很好的蓄存器,因为不同于电感,电容两端的电压(如果我们忽视它的寄生元件)将不会因为突然的电流改变而发生剧烈变化。

要确定我们什么样的,以及多少电容器,比较方便的是从频域为切入点来看问题。配电网络 (PDN)可以以许多不同形式进行模拟,从简单的集总等效电路,到详细的网格模型。对于我们现在讨论的,我想一个简单的集总等效电路就够了。

图2中的图表显示了简化的PDN等效阻抗。要创建一个熟悉Bode plot图示,我们使用对数指标log-log在坐标轴上。请注意,为了简单起见,该图表只显示阻抗值,但在以后的文章离我们会认识到,当我们使用PDN 阻抗来计算电路的表现的是很该阶段是很重要的。

istv22.JPG

2.简化的PDN集总等效阻抗

途中蓝色的线代表了电源的阻抗,该电源可以是一个电池或电源转换器。在低频时候阻抗较低,但在更高频率的时候,导线,布线,层面的连接电感最终将占据主导地位。绿色线代表了有源器件的阻抗。如果我们将该阻抗图标对应在板封装接口处,绿色线代表了有源器件连同封装,以及封装上PDN电容的阻抗。我们称那些有源器件为“硅silicon”,但他们可以是任何类型的有源电路:在那块旧的电脑板上有源器件是锗晶体管。

综上,蓝色和绿色线产生了三角型的阻抗配置,并且在低频和高频的尾部是平坦的。如果在这个系统上不增加旁路电容,任何噪声电流每次击中这个三角峰值频率时都可能会造成很多噪音。频率轴上从左到右延伸的粗黑线是用来标明我们感兴趣的频率范围,与 PDN阻抗有联系的。我们感兴趣的频率范围并不一定是连续的频谱的一部分,特别是对连接到相同的电源电压却具有不同功能的复合电路来说。

如果要研究的频率范围不是在蓝色和绿色的曲线构成的阻抗峰值所在频率之间,那么该电路将正常工作而不需要增加旁路电容。如果电路的工作激发了阻抗峰值,那么我们需要增加旁路电容,以减少阻抗,从而降低噪音。图标上红色虚线代表一个旁路电容的阻抗,用来补充电源和有源器件的阻抗,也使宽频带的整体阻抗值变得较低。

那么,为什么在旧的电脑板上不需要旁路电容?主要是因为锗晶体管的切换缓慢,并且时钟频率十分低,即短暂的开关电流不激发PDN阻抗的高阻抗部分。

今天的高速电子产品,复杂的电路功能和高时钟频率,大部分时间我们要关心的一个频宽很宽的 PDN阻抗,因此,我们不能允许在源和负载阻抗之间有很高很明显的阻抗峰值。因此,我们需要旁路电容器。如果我们快进几十年里,我们可以很容易预测到电路板又将没有旁路电容了。

因为,当分布式电源都足够小,以至于我们可以把他们放置在非常接近负载的时候,则互连电感将变低,同时有源器件中的芯片和封装电容量将更大,这样我们将又回到电路板上不需要旁路电容的年代了。

电源滤波的方法简介

2009年9月5日 没有评论

1.输入侧电源的滤波

对于单板的电源输入侧,出于上电特性及热插拔的需要,需要加П型滤波电路, 基本的电路形式为图1 所示。 image
其中,C1 为输入侧的输入电容,L 为输入电感,C2 为П型滤波电路的输出侧 电容;C1 的主要目的是为了限制上电瞬间的电压上升率,并滤除输入侧电路由电源引入的纹波,因此,C1一般是由直流电容及交流电容组成的并联电容组,其中直流电容的主要作用是去除电容中的纹波,而交流电容的主要作用是为了去耦.从参数及器件选择上,输入侧一般选取钽电容,去耦电容的值为0.01uf ~1uf 之间,针式或贴片均可,但从生产工艺的角度,则以选取贴片为佳,推荐的参数为直流电容10uf,交流电容0.1uf。 电感的作用为抑制电流变化率,电感越大,抑制效果越好,但同时电感太大时的上电特性不好,上电及下电时,电感两端会产生反电势,这样会对后面的负载产生影响,故参数不宜过大,因而推荐的参数为10uH.输出侧的电容不仅要完成去耦及滤纹波的作用,而且还须维持滤波后电平不受电感反电势的影响,兼顾考虑板内负载大小及板内其他去耦电容的数量,推荐参 数为直流电容10uf,交流电0.01~1uf。

IC 的电源去耦

经过П型滤波电路的瞬态电压特性会有较大改善,但由于负载及非线形器件 的影响,使得电源纹波不可能完全被消除,且分布特性对于电源的特性影响较大,因此,在器件两端应加去耦电容,以改善板内IC 侧的电源特性.器件选择同1 所述,推荐的参数为直流电容10uf,交流电容推荐0.01~1uf。

IR压降

2009年8月27日 3 条评论

IR压降是指出现在集成电路中电源和地网络上电压下降或升高的一种现象。随着半导体工艺的演进金属互连线的宽度越来越窄,导致它的电阻值上升,所以在整个芯片范围内将存在一定的IR压降。IR压降的大小决定于从电源PAD到所计算的逻辑门单元之间的等效电阻的大小SoC设计中的每一个逻辑门单元的电流都会对设计中的其它逻辑门单元造成不同程度的IR压降。如果连接到金属连线上的逻辑门单元同时有翻转动作,那么因此而导致的IR压降将会很大。然而,设计中的某些部分的同时翻转又是非常重要的,例如时钟网络和它所驱动的寄存器,在一个同步设计中它们必须同时翻转。因此,一定程度的IR压降是不可避免的。

IR压降可能是局部或全局性的。当相邻位置一定数量的逻辑门单元同时有逻辑翻转动作时,就引起局部IR压降现象,而电源网格某一特定部分的电阻值特别高时,例如R14远远超出预计时,也会导致局部IR压降;当芯片某一区域内的逻辑动作导致其它区域的IR压降时,称之为全局现象。

IR压降问题的表现常常类似一些时序甚至可能是信号的完整性问题。如果芯片的全局IR压降过高,则逻辑门就有功能故障,使芯片彻底失效,尽管逻辑仿真显示设计是正确的。而局部IR压降比较敏感,它只在一些特定的条件下才可能发生,例如所有的总线数据同步进行翻转,因此芯片会间歇性的表现出一些功能故障。而IR压降比较普遍的影响就是降低了芯片的速度。试验表明,逻辑门单元上5%的IR压降将使正常的门速度降低15%.

1.性能(performance)

由管子的Tdelay=c/u可知,电压降低,门的开关速度越慢,性能越差。

2.功能(function)

实际上在极端的情况下甚至功能也会受影响的。在深亚微米下,如果Power/Ground network做的也很差,然后碰上了很不好的case,IR drop会很大,如果用的是high Vt的process,则DC noise margin就比较小了。这样就有可能功能错误。

3.功耗(power)

如果没有做详细的IR drop分析,又想功能正确,那就只有留很大的margin了,本来1.2v可以跑的,也只能用1.5v了。但是这样功耗也就上去了。

4.面积(area)

如果要在一定程度上限制IR drop,就要在chip里面加上很多的decoupling capacitance.占用了很多面积。

5.成本(cost)

功耗上去了,响应的散热,封装都成了问题,需要额外花费啦。而且面积变大,也是钱啊~~

所以,IR drop还是一个比较讨厌的问题,需要小心对待。

一家之言,多多讨论!

分类: 电源完整性 标签:

无觅相关文章插件,快速提升流量