存档

2009年9月 的存档

从WiFi收发器的PCB布局看射频电路电源和接地的设计方法

2009年9月8日 没有评论

射频(RF)电路的电路板布局应在理解电路板结构、电源布线和接地的基本原则的基础上进行。本文探讨了相关的基本原则,并提供了一些实用的、经过验证的电源布线、电源旁路和接地技术,可有效提高RF设计的性能指标。考虑到实际设计中PLL杂散信号对于电源耦合、接地和滤波器元件的位置非常敏感,本文着重讨论了有关PLL杂散信号抑制的方法。为便于说明问题,本文以MAX2827 802.11a/g收发器的PCB布局作为参考设计。

clip_image001[6]

图1:星型拓扑的Vcc布线。

设计RF电路时,电源电路的设计和电路板布局常常被留到了高频信号通路的设计完成之后。对于没有经过认真考虑的设计,电路周围的电源电压很容易产生错误的输出和噪声,这会进一步影响到RF电路的性能。合理分配PCB的板层、采用星型拓扑的Vcc引线,并在Vcc引脚加上适当的去耦电容,将有助于改善系统的性能,获得最佳指标。

电源布线和旁路的基本原则

明智的PCB板层分配便于简化后续的布线处理,对于一个四层PCB板(WLAN中常用的电路板),在大多数应用中用电路板的顶层放置元器件和RF引线,第二层作为系统地,电源部分放置在第三层,任何信号线都可以分布在第四层。第二层采用连续的地平面布局对于建立阻抗受控的RF信号通路非常必要,它还便于获得尽可能短的地环路,为第一层和第三层提供高度的电气隔离,使得两层之间的耦合最小。当然,也可以采用其它板层定义的方式(特别是在电路板具有不同的层数时),但上述结构是经过验证的一个成功范例。

clip_image001[8]

图2:不同频率下的电容阻抗变化。

大面积的电源层能够使Vcc布线变得轻松,但是,这种结构常常是引发系统性能恶化的导火索,在一个较大平面上把所有电源引线接在一起将无法避免引脚之间的噪声传输。反之,如果使用星型拓扑则会减轻不同电源引脚之间的耦合。图1给出了星型连接的Vcc布线方案,该图取自MAX2826 IEEE 802.11a/g收发器的评估板。图中建立了一个主Vcc节点,从该点引出不同分支的电源线,为RF IC的电源引脚供电。每个电源引脚使用独立的引线在引脚之间提供了空间上的隔离,有利于减小它们之间的耦合。另外,每条引线还具有一定的寄生电感,这恰好是我们所希望的,它有助于滤除电源线上的高频噪声。

使用星型拓扑Vcc引线时,还有必要采取适当的电源去耦,而去耦电容存在一定的寄生电感。事实上,电容等效为一个串联的RLC电路,电容在低频段起主导作用,但在自激振荡频率(SRF):

clip_image001[10]

之后,电容的阻抗将呈现出电感性。由此可见,电容器只是在频率接近或低于其SRF时才具有去耦作用,在这些频点电容表现为低阻。图2给出了不同容值下的典型S11参数,从这些曲线可以清楚地看到SRF,还可以看出电容越大,在较低频率处所提供的去耦性能越好(所呈现的阻抗越低)。

在Vcc星型拓扑的主节点处最好放置一个大容量的电容器,如2.2μF。该电容具有较低的SRF,对于消除低频噪声、建立稳定的直流电压很有效。IC的每个电源引脚需要一个低容量的电容器(如10nF),用来滤除可能耦合到电源线上的高频噪声。对于那些为噪声敏感电路供电的电源引脚,可能需要外接两个旁路电容。例如:用一个10pF电容与一个10nF电容并联提供旁路,可以提供更宽频率范围的去耦,尽量消除噪声对电源电压的影响。每个电源引脚都需要认真检验,以确定需要多大的去耦电容以及实际电路在哪些频点容易受到噪声的干扰。

良好的电源去耦技术与严谨的PCB布局、Vcc引线(星型拓扑)相结合,能够为任何RF系统设计奠定稳固的基础。尽管实际设计中还会存在降低系统性能指标的其它因素,但是,拥有一个“无噪声”的电源是优化系统性能的基本要素.

接地和过孔设计

地层的布局和引线同样是WLAN电路板设计的关键,它们会直接影响到电路板的寄生参数,存在降低系统性能的隐患。RF电路设计中没有唯一的接地方案,设计中可以通过几个途径达到满意的性能指标。可以将地平面或引线分为模拟信号地和数字信号地,还可以隔离大电流或功耗较大的电路。根据以往WLAN评估板的设计经验,在四层板中使用单独的接地层可以获得较好的结果。凭借这些经验性的方法,用地层将RF部分与其它电路隔离开,可以避免信号间的交叉干扰。如上所述,电路板的第二层通常作为地平面,第一层用于放置元件和RF引线。

clip_image001[12]

图3:过孔的电特性模型。

接地层确定后,将所有的信号地以最短的路径连接到地层非常关键,通常用过孔将顶层的地线连接到地层,需要注意的是,过孔呈现为感性。图3所示为过孔精确的电气特性模型,其中Lvia为过孔电感,Cvia为过孔PCB焊盘的寄生电容。如果采用这里所讨论的地线布局技术,可以忽略寄生电容。一个1.6mm深、孔径为0.2mm的过孔具有大约0.75nH的电感,在2.5GHz/5.0GHz WLAN波段的等效电抗大约为12Ω/24Ω。因此,一个接地过孔并不能够为RF信号提供真正的接地,对于高品质的电路板设计,应该在RF电路部分提供尽可能多的接地过孔,特别是对于通用的IC封装中的裸露接地焊盘。不良的接地还会在接收前端或功率放大器部分产生有害的辐射,降低增益和噪声系数指标。还需注意的是,接地焊盘的不良焊接会引发同样的问题。除此之外,功率放大器的功耗也需要多个连接地层的过孔。

clip_image001[1<br /> 4]

图4. 以MAX2827参考设计板为例的PLL滤波器元件布局。

滤除其它级电路的噪声、抑制本地产生的噪声,从而消除级与级之间通过电源线的交叉干扰,这是Vcc去耦带来的好处。如果去耦电容使用了同一接地过孔,由于过孔与地之间的电感效应,这些连接点的过孔将会承载来自两个电源的全部RF干扰,不仅丧失了去耦电容的功能,而且还为系统中的级间噪声耦合提供了另外一条通路。

在本文的后面部分将会看到,PLL的实现在系统设计中总是面临巨大挑战,要想获得满意的杂散特性必须有良好的地线布局。目前,IC设计中将所有的PLL和VCO都集成到了芯片内部,大多数PLL都利用数字电流电荷泵输出通过一个环路滤波器控制VCO。通常,需要用二阶或三阶的RC环路滤波器滤除电荷泵的数字脉冲电流,得到模拟控制电压。靠近电荷泵输出的两个电容必须直接与电荷泵电路的地连接。这样,可以隔离地回路的脉冲电流通路,尽量减小LO中相应的杂散频率。第三个电容(对于三阶滤波器)应该直接与VCO的地层连接,以避免控制电压随数字电流浮动。如果违背这些原则,将会导致相当大的杂散成分。

图4所示为PCB布线的一个范例,在接地焊盘上有许多接地过孔,允许每个Vcc去耦电容有其独立的接地过孔。方框内的电路是PLL环路滤波器,第一个电容直接与GND_CP相连,第二个电容(与一个R串联)旋转180度,返回到相同的GND_CP,第三个电容则与GND_VCO相连。这种接地方案可以获得较高的系统性能。

通过适当的电源和接地抑制PLL杂散信号

满足802.11a/b/g系统发送频谱模板的要求是设计过程中的一个难点,必须对线性指标和功耗进行平衡,并留出一定裕量,确保在维持足够的发射功率的前提下符合IEEE和FCC规范。IEEE 802.11g系统在天线端所要求的典型输出功率为+15dBm,频率偏差20MHz时为-28dBr。频带内相邻信道的功率抑制比(ACPR)是器件线性特性的函数,这在一定前提下、对于特定的应用是正确的。在发送通道优化ACPR特性的大量工作是靠凭借经验对Tx IC和PA的偏置进行调节,并对PA的输入级、输出级和中间级的匹配网络进行调谐实现的。

clip_image001[16]
5:采用环路滤波器的效果。

然而,并非所有引发ACPR的问题都归咎于器件的线性特性,一个很好的例证是:在经过一系列的调节、对功率放大器和PA驱动器(对ACPR起主要作用的两个因素)进行优化后,WLAN发送器的邻道特性还是无法达到预期的指标。这时,需要注意来自发送器锁相环中本振(LO)的杂散信号同样会使ACPR性能变差。LO的杂散信号会与被调制的基带信号混频,混频后的成分将沿着预期的信号通道进行放大。这一混频效应只有在PLL杂散成分高于一定门限时才会产生问题,低于一定门限时,ACPR将主要受PA非线性的制约。当Tx输出功率和频谱模板特性是“线性受限”时,我们需要对线性指标和输出功率进行平衡;如果LO杂散特性成为制约ACPR性能的主要因素时,我们所面临的将是“杂散受限”,需要在指定的POUT下将PA偏置在更高的工作点,减弱它对ACPR的影响,这将消耗更大的电流,限制设计的灵活性。

上述讨论提出了另外一个问题,即如何有效地将PLL杂散成分限制在一定的范围内,使其不对发射频谱产生影响。一旦发现了杂散成分,首先想到的方案就是将PLL环路滤波器的带宽变窄,以便衰减杂散信号的幅度。这种方法在极少数的情况下是有效的,但它存在一些潜在问题。

图5给出了一种假设的情况,假设设计中采用了一个具有20MHz相对频率的N分频合成器,如果环路滤波器是二阶的,截止频率为200kHz,滚降速率通常为40dB/decade,在20MHz频点可以获得80dB的衰减。如果参考杂散成分为-40dBc(假设可以导致有害的调制分量的电平),产生杂散的机制可能超出环路滤波器的作用范围(如果它是在滤波器之前产生的,其幅度可能非常大)。压缩环路滤波器的带宽将不会改善杂散特性,反而提高了PLL锁相时间,对系统产生明显的负面影响。

经验证明,抑制PLL杂散最有效的途径应该是合理的接地、电源布局和去耦技术,本文讨论的布线原则是减小PLL杂散分量的良好设计开端。考虑到电荷泵中存在较大的电流变化,采用星型拓扑非常必要。如果没有足够的隔离,电流脉冲产生的噪声会耦合到VCO的电源,对VCO频率进行调制,通常称为“VCO牵引”。通过电源线间的物理间隔和每个Vcc引脚的去耦电容、合理放置接地过孔、引入一个串联的铁氧体元件(作为最后一个手段)等措施可以提高隔离度。上述措施并不需要全部用在每个设计中,适当采用每种方式都会有效降低杂散幅度。

图6提供了一个由于不合理的VCO电源去耦方案所产生的结果,电源纹波表明正是电荷泵的开关效应导致电源线上的强干扰。值得庆幸的是,这种强干扰可以通过增加旁路电容得到有效抑制。另外,如果电源布线不合理,例如VCO的电源引线恰好位于电荷泵电源的下面,可以在VCO电源上观察到同样的噪声,所产生的杂散信号足以影响到ACPR特性,即使加强去耦,测试结果也不会得到改善。这种情况下,需要考察一下PCB布线,重新布置VCO的电源引线,将有效改善杂散特性,达到规范所要求的指标。

clip_image001[18]
6:不合理的VCC_VCO去耦测试结果。
分类: PCB设计 标签: ,

电感和磁珠的选型

2009年9月8日 没有评论

简介:
在电子设备的PCB板电路中会大量使用感性元件和EMI滤波器元件。这些元件包括片式电感和片式磁珠,以下就这两种器件的特点进行描述并分析他们的普通应用场合以及特殊应用场合。表面贴装元件的好处在于小的封装尺寸和能够满足实际空间的要求。除了阻抗值,载流能力以及其他类似物理特性不同外,通孔接插件和表面贴装器件的其他性能特点基本相同。

片式电感
在需要使用片式电感的场合,要求电感实现以下两个基本功能:电路谐振和扼流电抗。谐振电路包括谐振发生电路,振荡电路,时钟电路,脉冲电路,波形发生电路等等。谐振电路还包括高Q带通滤波器电路。要使电路产生谐振,必须有电容和电感同时存在于电路中。在电感的两端存在寄生电容,这是由于器件两个电极之间的铁氧体本体相当于电容介质而产生的。在谐振电路中,电感必须具有高Q,窄的电感偏差,稳定的温度系数,才能达到谐振电路窄带,低的频率温度漂移的要求。高Q电路具有尖锐的谐振峰值。窄的电感偏置保证谐振频率偏差尽量小。稳定的温度系数保证谐振频率具有稳定的温度变化特性。

image

标准的径向引出电感和轴向引出电感以及片式电感的差异仅仅在于封装不一样。电感结构包括介质材料(通常为氧化铝陶瓷材料)上绕制线圈,或者空心线圈以及铁磁性材料上绕制线圈。
在功率应用场合,作为扼流圈使用时,电感的主要参数是直流电阻(DCR),额定电流,和低Q值。当作为滤波器使用时,希望宽带宽特性,因此,并不需要电感的高Q特性。低的DCR可以保证最小的电压降,DCR定义为元件在没有交流信号下的直流电阻。

片式磁珠
片式磁珠的功能主要是消除存在于传输线结构(PCB电路)中的RF噪声,RF能量是叠加在直流传输电平上的交流正弦波成分,直流成分是需要的有用信号,而射频RF能量却是无用的电磁干扰沿着线路传输和辐射(EMI)。要消除这些不需要的信号能量,使用片式磁珠扮演高频电阻的角色(衰减器),该器件允许直流信号通过,而滤除交流信号。通常高频信号为30MHz以上,然而,低频信号也会受到片式磁珠的影响。

image

片式磁珠由软磁铁氧体材料组成,构成高体积电阻率的独石结构。涡流损耗同铁氧体材料的电阻率成反比。涡流损耗随信号频率的平方成正比。

使用片式磁珠的好处:
小型化和轻量化
在射频噪声频率范围内具有高阻抗,消除传输线中的电磁干扰。
闭合磁路结构,更好地消除信号的串绕。
极好的磁屏蔽结构。
降低直流电阻,以免对有用信号产生过大的衰减。
显著的高频特性和阻抗特性(更好的消除RF能量)。
在高频放大电路中消除寄生振荡。
有效的工作在几个MHz到几百MHz的频率范围内。
要正确的选择磁珠,必须注意以下几点:
不需要的信号的频率范围为多少。
噪声源是谁。
需要多大的噪声衰减。
环境条件是什么(温度,直流电压,结构强度)。
电路和负载阻抗是多少。
是否有空间在PCB板上放置磁珠。
前三条通过观察厂家提供的阻抗频率曲线就可以判断。在阻抗曲线中三条曲线都非常重要,

即电阻,感抗和总阻抗。总阻抗通过image 来描述。典型的阻抗曲线如下图所示:

image

通过这一曲线,选择在希望衰减噪声的频率范围内具有最大阻抗而在低频和直流下信号衰减尽量小的磁珠型号。

image

片式磁珠在过大的直流电压下,阻抗特性会受到影响,另外,如果工作温升过高,或者外部磁场过大,磁珠的阻抗都会受到不利的影响。

使用片式磁珠和片式电感的原因:
是使用片式磁珠还是片式电感主要还在于应用。在谐振电路中需要使用片式电感。而需要消除不需要的EMI噪声时,使用片式磁珠是最佳的选择。
片式磁珠和片式电感的应用场合:
片式电感:

射频(RF)和无线通讯,信息技术设备,雷达检波器,汽车电子,蜂窝电话,寻呼机,音频设备,PDAs(个人数字助理),无线遥控系统以及低压供电模块等。
片式磁珠:
时钟发生电路,模拟电路和数字电路之间的滤波,I/O输入/输出内部连接器(比如串口,并口,键盘,鼠标,长途电信,本地局域网),射频(RF)电路和易受干扰的逻辑设备之间,供电电路中滤除高频传导干扰,计算机,打印机,录像机(VCRS),电视系统和手提电话中的EMI噪声抑止。

分类: 电子元件 标签: ,

电感和磁珠的区别

2009年9月8日 没有评论

电感是储能元件,而磁珠是能量转换(消耗)器件

电感多用于电源滤波回路,磁珠多用于信号回路,用于EMC对策

磁珠主要用于抑制电磁辐射干扰,而电感用于这方面则侧重于抑制传导性干扰。两者都可用于处理EMC、EMI问题。

磁珠是用来吸收超高频信号,象一些RF电路,PLL,振荡电路,含超高频存储器电路(DDR SDRAM,RAMBUS等)都需要在电源输入部分加磁珠,而电感是一种蓄能元件,用在LC振荡电路,中低频的滤波电路等,其应用频率范围很少超过错50MHZ。

地的连接一般用电感,电源的连接也用电感,而对信号线则采用磁珠?
但实际上磁珠应该也能达到吸收高频干扰的目的啊?而且电感在高频谐振以后都不能再起电感的作用了……
还请各位大侠明示

先必需明白EMI的两个途径,即:辐射和传导,不同的途径采用不同的抑制方法。前者用磁珠,后者用电感。

对于扳子的IO部分,是不是基于EMC的目的可以用电感将IO部分和扳子的地进行隔离,比如将USB的地和扳子的地用10uH的电感隔离可以防止插拔的噪声干扰地平面?

电感一般用于电路的匹配和信号质量的控制上。在模拟地和数字地结合的地方用磁珠。

在模拟地和数字地结合的地方用磁珠。数字地和模拟地之间的磁珠用多大

磁珠的大小(确切的说应该是磁珠的特性曲线)
取决于你需要磁珠吸收的干扰波的频率

为什么磁珠的单位和电阻是一样的呢??都是欧姆!!

磁珠就是阻高频嘛,对直流电阻低,对高频电阻高,不就好理解了吗,
比如1000R@100Mhz就是说对100M频率的信号有1000欧姆的电阻

因为磁珠的单位是按照它在某一频率产生的阻抗来标称的,阻抗的单位也是欧姆。磁珠的datasheet上一般会附有频率和阻抗的特性曲线图。一般以100MHz为标准,比如2012B601,就是指在100MHz的时候磁珠的Impedance为600欧姆。

在很多产品中,交换机的两个地用电容连接起来,为什么不用电感? 你说的两个地,其中一个是不是机壳的?
我估计(以下全部估计,有错请指点)
如果用磁珠或者直接相连的话,
人体静电等意外电平会轻易进入交换机的地,
这样交换机工作就不正常了。
但如果它们之间断开,那么遭受雷击或者其他高压的时候,两个地之间的电火花引起起火……
加电容则避免这种情况。
对于加电容的解释我也觉得很勉强呵呵,
请高手指教!

交换机的地,是通过两个地之间的之间的电容去消除谐波。就像高阻抗的变压器一样,他附加了一个消除谐波的通路!我自己认为!请指正!

铁氧体材料是铁镁合金或铁镍合金,这种材料具有很高的导磁率,他可以是电感的线圈绕组之间在高频高阻的情况下产生的电容最小。铁氧体材料通常在高频情况下应用,因为在低频时他们主要程电感特性,使得线上的损耗很小。在高频情况下,他们主要呈电抗特性比并且随频率改变。实际应用中,铁氧体材料是作为射频电路的高频衰减器使用的。实际上,铁氧体较好的等效于电阻以及电感的并联,低频下电阻被电感短路,高频下电感阻抗变得相当高,以至于电流全部通过电阻。铁氧体是一个消耗装置,高频能量在上面转化为热能,这是由他的电阻特性决定的。

线圈,磁珠

有一匝以上的线圈习惯称为电感线圈,少于一匝(导线直通磁环)的线圈习惯称之为磁珠。用途由起所需电感量决定。

请教:对于骅讯的USB声卡方案中,在UBS电源端与地端也分别接有一个磁珠,不知是否有人清楚,但是在实际生产中也有些工程把磁珠用电感去代替了,请问这样可以吗?
那里的磁珠是起什么作用哟?

作为电源滤波,可以使用电感。

磁珠的电路符号就是电感

但是型号上可以看出使用的是磁珠
在电路功能上,磁珠和电感是原理相同的,只是频率特性不同罢了

分类: 电子元件 标签: ,

高速PCB设计入门概念问答集

2009年9月8日 没有评论

要做高速的PCB设计,首先必须明白下面的一些基本概念,这是基础。
1、什么是电磁干扰(EMI)和电磁兼容性(EMC)?
(Electromagnetic Interference),有传导干扰和辐射干扰两种。 传导干扰是指通过导电介质把一个电网络上的信号耦合(干扰)到另一个电网络。辐射干扰是指干扰源通过空间把其信号耦合(干扰)到另一个电网络。在高速PCB及系统设计中,高频信号线、集成电路的引脚、各类接插件等都可能成为具有天线特性的辐射干扰源,能发射电磁波并影响其他系统或本系统内其他子系统的正常工作。
自从电子系统降噪技术在70年代中期出现以来,主要由于美国联邦通讯委员会在1990年和欧盟在1992提出了对商业数码产品的有关规章,这些规章要求各个公司确保它们的产品符合严格的磁化系数和发射准则。符合这些规章的产品称为具有电磁兼容性EMC(Electromagnetic Compatibility)。

2、什么是信号完整性(signal integrity)?
信号完整性是指信号在信号线上的质量。信号具有良好的信号完整性是指当在需要的时候,具有所必需达到的电压电平数值。差的信号完整性不是由某一单一因素导致的,而是板级设计中多种因素共同引起的。主要的信号完整性问题包括反射、振荡、地弹、串扰等。常见信号完整性问题及解决方法

问 题 可 能 原 因 解 决 方 法 其 他 解 决 方 法
过大的上冲 终端阻抗不匹配 终端端接 使用上升时间缓慢的驱动源
直流电压电平不好 线上负载过大 以交流负载替换直流负载 在接收端端接,重新布线或检查地平面
过大的串扰 线间耦合过大 使用上升时间缓慢的发送驱动器 使用能提供更大驱动电流的驱动源
时延太大 传输线距离太长 替换或从新部线,检查串行端接 使用阻抗匹配的驱动源,变更布线策略
振荡 阻抗不匹配 在发送断串接阻尼电阻

3、什么是反射(reflection)?
反射就是在传输线上的回波。信号功率(电压和电流)的一部分传输到线上并达到负载处,但是有一部分被反射了。如果源端与负载端具有相同的阻抗,反射就不会发生了。
源端与负载端阻抗不匹配会引起线上反射,负载将一部分电压反射回源端。如果负载阻抗小于源阻抗,反射电压为负,反之,如果负载阻抗大于源阻抗,反射电压为正。布线的几何形状、不正确的线端接、经过连接器的传输及电源平面的不连续等因素的变化均会导致此类反射。

4、什么是串扰(crosstalk)?
串扰是两条信号线之间的耦合,信号线之间的互感和互容引起线上的噪声。容性耦合引发耦合电流,而感性耦合引发耦合电压。PCB板层的参数、信号线间距、驱动端和接收端的电气特性及线端接方式对串扰都有一定的影响。

5、什么是过冲(overshoot)和下冲(undershoot)?
过冲就是第一个峰值或谷值超过设定电压——对于上升沿是指最高电压而对于下降沿是指最低电压。下冲是指下一个谷值或峰值。过分的过冲能够引起保护二极管工作,导致过早地失效。过分的下冲能够引起假的时钟或数据错误(误操作)。

6、什么是振荡(ringing)和环绕振荡(rounding)?
振荡的现象是反复出现过冲和下冲。信号的振荡和环绕振荡由线上过度的电感和电容引起,振荡属于欠阻尼状态而环绕振荡属于过阻尼状态。信号完整性问题通常发生在周期信号中,如时钟等,振荡和环绕振荡同反射一样也是由多种因素引起的,振荡可以通过适当的端接予以减小,但是不可能完全消除。
7、什么是地电平面反弹噪声和回流噪声?
在电路中有大的电流涌动时会引起地平面反弹噪声(简称为地弹),如大量芯片的输出同时开启时,将有一个较大的瞬态电流在芯片与板的电源平面流过,芯片封装与电源平面的电感和电阻会引发电源噪声,这样会在真正的地平面(0V)上产生电压的波动和变化,这个噪声会影响其它元器件的动作。负载电容的增大、负载电阻的减小、地电感的增大、同时开关器件数目的增加均会导致地弹的增大。
由于地电平面(包括电源和地)分割,例如地层被分割为数字地、模拟地、屏蔽地等,当数字信号走到模拟地线区域时,就会产生地平面回流噪声。同样电源层也可能会被分割为2.5V,3.3V,5V等。所以在多电压PCB设计中,地电平面的反弹噪声和回流噪声需要特别关心。

8、在时域(time domain)和频域(frequency domain)之间有什么不同?
时域(time domain)是以时间为基准的电压或电流的变化的过程,可以用示波器观察到。它通常用于找出管脚到管脚的延时(delays)、偏移(skew)、过冲(overshoot)、、下冲(undershoot)以及建立时间(settling times)。
频域(frequency domain)是以频率为基准的电压或电流的变化的过程,可以用频谱分析仪观察到。它通常用于波形与FCC和其它EMI控制限制之间的比较。

9、什么是阻抗(impedance)?
阻抗是传输线上输入电压对输入电流的比率值(Z0=V/I)。当一个源送出一个信号到线上,它将阻碍它驱动,直到2*TD时,源并没有看到它的改变,在这里TD是线的延时(delay)。

10、什么是建立时间(settling time)?
建立时间就是对于一个振荡的信号稳定到指定的最终值所需要的时间。

11、什么是管脚到管脚(pin-to-pin)的延时(delay)?
管脚到管脚延时是指在驱动器端状态的改变到接收器端状态的改变之间的时间。这些改变通常发生在给定电压的50%,最小延时发生在当输出第一个越过给定的阈值(threshold),最大延时发生在当输出最后一个越过电压阈值
(threshold) ,测量所有这些情况。

12、什么是偏移(skew)?
信号的偏移是对于同一个网络到达不同的接收器端之间的时间偏差。偏移还被用于在逻辑门上时钟和数据达到的时间偏差。

13、什么是斜率(slew rate)?
Slew rate就是边沿斜率(一个信号的电压有关的时间改变的比率)。I/O 的技术规范 (如PCI)状态在两个电压之间,这就是斜率(slew rate),它是可以测量的。

14、什么是静态线(quiescent line)?
在当前的时钟周期内它不出现切换。另外也被称为 "stuck-at" 线或static线。串扰(Crosstalk)能够引起一个静态线在时钟周期内出现切换。

15、什么是假时钟(false clocking)?
假时钟是指时钟越过阈值(threshold)无意识地改变了状态(有时在VIL 或VIH之间)。通常由于过分的下冲(undershoot)或串扰(crosstalk)引起。

分类: PCB设计 标签: ,

信号传输的时延估算

2009年9月5日 没有评论

假定现代高速逻辑器件的典型上升时间为2ns,那么当电路板的传输时延到达1ns 时其线路长度为何?对于具有连续地线层且信号走线在其邻近层的印刷电路板,传时延仅取决于一个变量,这就是电路板材料的电介质常数。延迟时间由下式决定:
image 
对于通常用的FR4 材料制成的板子,电介质常数eR 为4.7 至4.9。如果取其平均值4.8,就可求得每米长度的tPD 为5.73ns,也即每17.45cm 的时延为1ns 。所以作为一种习惯性做法,一旦线路长度超过17cm 就应当将其作为传输线来考虑并采取相应的措施。

分类: 传输线理论 标签: ,

无觅相关文章插件,快速提升流量