存档

2008年11月 的存档

IBIS模型简介

2008年11月23日 没有评论

本文转自百度百科,是关于IBIS模型最基础的介绍。

IBIS(Input/Output Buffer Information Specification)模型是一种基于V/I 曲线的对I/O BUFFER 快速准 确建模的方法,是反映芯片驱动和接收电气特性的一种国际标准,它提供一种标准的文件格式来记录如驱动源输出阻抗、上升/下降时间及输入负载等参数,非常适合做振荡和串扰等高频效应的计算与仿真。IBIS 规范最初由一个被称为IBIS 开放论坛的工业组织编写,这个组织是由一些EDA 厂商、计算机制造商、半导体厂商和大学组成的。IBIS 的版本发布情况为:1993 年4 月第一次推出Version1.0 版,同年6 月经修改后发布了Version1.1版,1994 年6 月在San Diego 通过了Version2.0 版,同年12 月升级为Version2.1 版,1995 年12 月其Version2.1 版成为ANSI/EIA-656 标准,1997 年6 月发布了Version3.0 版,同年9 月被接纳为IEC62012- 1 标准,1998 年升级为Version3.1 版,1999 年1 月推出了当前最新的版本Version3.2 版。

  IBIS 本身只是一种文件格式,它说明在一标准的IBIS 文件中如何记录一个芯片的驱动器和接收器的不同参数,但并不说明这些被记录的参数如何使用,这些参数需要由使用BIS模型的仿真工具来读取。欲使用IBIS 进行实际的仿真,需要先完成以下四件工作:

  (1)获取有关芯片驱动器和接收器的原始信息源;

  (2)获取一种将原始数据转换为IBIS 格式的方法;

  (3)提供用于仿真的可被计算机识别的布局布线信息;

  (4)提供一种能够读取IBIS 和布局布线格式并能够进行分析计算的软件工具。

  IBIS 是一种简单直观的文件格式,很适合用于类似于Spice(但不是Spice,因为IBIS文件格式不能直接被Spice 工具读取)的电路仿真工具。它提供驱动器和接收器的行为描述,但不泄漏电路内部构造的知识产权细节。换句话说,销售商可以用IBIS 模型来说明它们最新的门级设计工作,而不会给其竞争对手透露过多的产品信息。并且,因为IBIS 是一个简单的模型,当做简单的带负载仿真时,比相应的全Spice 三极管级模型仿真要节省10~15 倍的计算量。IBIS 提供两条完整的V-I 曲线分别代表驱动器为高电平和低电平状态,以及在确定的转换速度下状态转换的曲线。V-I 曲线的作用在于为IBIS 提供保护二极管、TTL 图腾柱驱动源和射极跟随输出等非线性效应的建模能力。

  由上可知,IBIS 模型的优点可以概括为:

  1. 在I/O 非线性方面能够提供准确的模型,同时考虑了封装的寄生参数与ESD 结构;
  2. 提供比结构化的方法更快的仿真速度;
  3. 可用于系统板级或多板信号完整性分析仿真。可用IBIS 模型分析的信号完整性问题包括:串扰、反 射、振荡、上冲、下冲、不匹配阻抗、传输线分析、拓扑结构分析。IBIS 尤其能够对高速振荡和串扰进行准确精细的仿真,它可用于检测最坏情况的上升时间条件下的信号行为及一些用物理测试无法解决的情况
  4. 模型可以免费从半导体厂商处获取,用户无需对模型付额外开销;
  5. 兼容工业界广泛的仿真平台。

  当然,IBIS 不是完美的,它也存在以下缺点:

  1、多芯片厂商缺乏对IBIS 模型的支持。而缺乏IBIS 模型,IBIS 工具就无法工作。虽然 IBIS 文件可以手工创建或通过Spice 模型自动转换,但是如果无法从厂家得到最小上升时间参数,任何转换工具都无能为力

  2、IBIS 不能理想地处理上升时间受控的驱动器类型的电路,特别是那些包含复杂反馈的电路;

  3、IBIS 缺乏对地弹噪声的建模能力。IBIS 模型2.1 版包含了描述不同管脚组合的互感,从这里可以提取一些非常有用的地弹信息。它不工作的原因在于建模方式,当输出由高电平 向低电平跳变时,大的地弹电压可以改变输出驱动器的行为。

分类: 信号完整性 标签:

锁相环时钟的抖动

2008年11月22日 没有评论

下面是关于抖动方面比较入门的文章,我翻译了一下。原文地址是:http://www.altera.com/support/devices/pll_clock/jitter/pll-jitter.html

什么是抖动?如下图所示,抖动是信号和此刻信号理想位置相比短时间的变化。

fig_02_Jitter_clock

这种输出信号从理想位置的偏离会给数据传输质量带来负面影响。在很多情况下,其他的信号偏离,如信号偏差(signal skew),噪声耦合一起组合起来称作抖动。

偏离(用±ps来表示)可能发生在信号的上升沿或者下降沿。时钟信号可能会由不同的源导致或者耦合而来,并且在不同频率也不一样。

抖动过大会不正确的传输数据流,增加通讯信号的误码率(BER)。抖动会导致超过时序裕量,让电路不能正确工作。为了确保系统的可靠性,精确测量抖动很有必要。

抖动源

通常的抖动源包括:

  • 锁相环的内部电路
  • 晶振的随机热噪声
  • 其他振荡器
  • 晶振振荡的随机机械噪声
  • 信号传输器
  • 走线和电缆
  • 接口
  • 接收器

除了这些源,端接依赖,串扰,反射,趋肤效应,电源塌陷,地弹和临近设备的电磁串扰也会增加抖动量。

如果存在临近的同步同相,反射和串扰都会被放大。除了电源和地导致的噪声,电路阻抗的变化是数据通讯电路中大部分抖动的来源。

抖动的组成

抖动的2个主要组成部分是随机抖动(random jitter)和确定性抖动(deterministic jitter)

随机抖动

随机抖动是由于电路内部内在的噪声造成的,典型的是呈现出高斯分布。随机抖动(RJ)是由于随机源,如衬底和电源。电源噪声影响信号的上升速率在切换点产生时序问题。

随机抖动是平方的和,呈现钟形曲线。由于随机噪声没有边界,所以它的特性通过标准偏差来表示

确定性抖动

确定性抖动依赖于数据样式(data pattern),来源于独立的源。源通常和设备传输介质有关,但是也有可能由电源噪声,串扰和信号调制有关。

确定性抖动时线性的相加,它通常有特别的源。确定性抖动没有按高斯随机分布,并且幅度有边界。确定性抖动(DJ)的特性通过它的边界,峰峰值来表示。

抖动的种类

抖动的种类有很多。周期性抖动,周期间抖动,半周期间抖动将在下文具体描述。

周期性抖动

周期性抖动是时钟输出转变时期(典型的是上升沿)和理想位置相比的变化。周期性抖动用时间或者频率测量和表达。周期性抖动测量用来计算系统中的时间裕量,如tSU和tCO。

周期间抖动

周期间抖动是从一个时钟周期到下一个时钟周期之间的差别。周期间抖动很难测量,通常要用时间间隔分析器。

如下图所示,J1和J2是测量的抖动值。在多次测量中的最大值称作最大的周期间抖动。

fig_03_Cycle_Jitter

半周期间抖动

半周期抖动是测量是在一个周期到下半个周期时钟转变过程和理想位置对比的最大的改变。图3所示为半周期间抖动。

fig_04_half_period_Jitter

抖动的指标

锁相环的特性测量需要一些参数。通常有3个指标来表示锁相环的特性,抖动生产,抖动容限,抖动传输。

抖动生成

抖动生产是测量锁相环内在的抖动,在锁相环的输出测量。抖动生产是通过一个没有抖动的信号作为参考,来测量输出的抖动。抖动生产通常为周期抖动的峰值。

抖动容限

抖动容限是测量在相对于基准频率情况下加入抖动情况下锁相环能正确运行的能力(例如,在不同频率的不同程度的抖动的情况下是否能保持锁定)。抖动容限通常为输入抖动的掩码。

抖动传输

抖动传输和抖动衰减基于输入不同的抖动时,输出的不同程度的抖动。输入不同幅度和频率的抖动,输出用不同设置的带宽来测量。因为内在抖动始终存在,低频抖动会比高频抖动的衰减低。抖动传输典型为一个带宽图表。

计算PCB上传输线延时的软件

2008年11月21日 3 条评论

PCB传输线上信号传输的延时和PCB长度以及材料的介电常数,磁导率有关。

我自己写了个小软件实现计算功能。软件界面如下:

interface interface-en

在输入了长度和材料相对介电常数之后就能计算出延时。

下载地址

http://www.ziddu.com/download/10641466/TraceDelay.zip.html

解压后可以直接运行。

推荐几本信号完整性方面的书

2008年11月18日 3 条评论

以下的书都是学习si的好资料,可谓入门的宝典吧。

  • 信号完整性分析
     

    signal_integrity_simplified

  • 这本书的作者是Eric Bogatin,可谓是信号完整性入门的宝典吧,作者的网站是http://www.bethesignal.com/bogatin/index.php 上面有一些免费的paper,还是很不错的。SI入门首推这本书。这本书在国内有影印版的,也有中文译本。价格也是不贵。

  • High-Speed Digital Design-A Handbook of Black Magic

    photo_book_hsdd

  • High-Speed Signal Propagation-Advanced Black Magic
     photo_book _hssp

    这2本的作者是Howard Johnson,我之看过后面一本,是非常不错的书。作者主页是http://www.sigcon.com/ 上面有很多免费paper
分类: 书籍推荐, 信号完整性 标签:

我喜欢BGA封装的10个理由Enter Post Title Here

2008年11月18日 2 条评论

我很高兴看到BGA(Ball Grid Array)封装给工业界带来的暴风雨般的变化。这种新的封装适合任何一种集成电路,你之前用的可能是塑料QFP,PLCC,或者SOIC封装(应该还有更多的)

bgafig

BGA封装由3部分组成:裸片,BGA基片,和连接线矩阵(如图所示)。根据封装种类的不同,裸片可以在附着在BGA基片的表面或者底面。然后,连接线矩阵用绑定线,或者带状自动化粘合,或者直接的倒晶封装的方式把裸片和BGA基片连接起来。BGA基片实际上就是一个微型的多层PCB,有极细的走线和显微镜才能看见的过孔,然后通过通过隆起的焊盘矩阵把信号传输到下面的PCB。最后通过金属盖或者塑封的方式完成封装。

我喜欢BGA封装的理由是:

  1. BGA封装外部的东西很少,除了芯片本身,一些互联线,很薄的基片,以及塑封盖,其他什么也没有。没有很大的引脚,没有引出框。整个芯片在PCB上的高度可以做到1.2毫米。
  2. 信号从芯片出发,经过连接线矩阵,然后到你的PCB,然后通过通过电源/地引脚返回芯片构成一个总的环路。外围东西少,尺寸小意味着整个环路小。在想等引脚数目的条件下,BGA封装环路的大小通常是QFP或者SOIC的1/2到1/3。小的环路意味着小的辐射噪声,管脚之间的串扰也变小。
  3. 你可以很高效的设计出电源和地引脚的分布。地弹效应也因为电源和地引脚数目几乎成比例的减少。
  4. 大多数BGA封装的焊盘都比较大,易于操作,比倒晶封装的方式的要大很多。对比一下,倒晶封装技术需要焊盘直接放置在硅片上,焊盘需要更小的尺寸,这可能会带来一些问题和制造上的麻烦。倒晶封装技术是一定程度上是不可见的神秘的,其实是名不符实。我希望能通过BGA的流行来解决。
  5. BGA封装很牢靠,同20mil间距的QFP相比,BGA没有可以弯曲和折断的引脚。它像砖头一样牢靠。
  6. BGA封装可以把很多的电源和地引脚放在中间,I/O口的引线放在外围。这仅仅是一种方法,可以用来在BGA基片上预先布线,避免I/O口走线混乱。
  7. 高级BGA封装,可以把所有的引脚都正好放置在芯片下面,不会超过芯片的封装,这对微型化很好。
  8. 引脚在底部看起来很酷排列和整齐。
  9. 不需要更高级的PCB工艺。它不像C4和直接倒晶封装的方式那样需要考虑芯片和PCB尺寸的匹配热量传播效率来防止硅片损坏。BGA封装连接线矩阵有足够的机制来保证硅片上热量的压力。没有不匹配和困难。
  10. 一个本身就很小的封装,有很好的散热属性。硅片贴在上面的话,大多数热量可以向下传播到BGA的球阵列上如果硅片是贴在底面的话,那么硅片的背部是和封装的顶部相连接,这是很合理的散热方法。
分类: 信号完整性, 封装 标签:

无觅相关文章插件,快速提升流量